›
›

Bài giảng Vi xử lý - Chương 5: Thiết kế hệ vi xử lý (Phần 1) - Hồ Trung Mỹ

Download
Chương 5  
Thiết kế hệ vi xử lý  
1
Nội dung  
• Giải mã địa chỉ  
• Giao tiếp bộ nhớ  
• Giao tiếp với khóa (switch) và bàn phím  
• Giao tiếp bộ hiển thị (Display)  
– Giao tiếp với LED  
– Giao tiếp với LCD  
• Giao tiếp A/D-D/A  
2
5.1 Giải mã địa chỉ  
• Khi vi xử lý gửi một địa chỉ ra bus địa chỉ, thì thông tin này phải được chuyển  
thành lệnh cụ thể cho thiết bị cụ thể. Giải mã địa chỉ thực hiện tác vụ này. Nó sử  
dụng thông tin bus địa chỉ để xác định thiết bị nào sẽ được truy cập.  
3
Phương pháp giải mã địa chỉ  
Có 2 phương pháp giải mã địa chỉ:  
1. Giải mã toàn phần (Full address decoding): Mỗi  
ngoại vi được gán cho một địa chỉ duy nhất. Tất cả  
các bit địa chỉ được dùng để định nghĩa vị trí được  
tham chiếu.  
2. Giải mã một phần (Partial address decoding): Không  
phải tất cả các bit được dùng cho việc giải mã địa chỉ.  
Các ngoại vi có thể đáp ứng cho trên một địa chỉ.  
Phương pháp làm giảm độ phức tạp trong mạch giải  
mã địa chỉ. Thông thường các hệ thống nhỏ sử dụng  
giải mã một phần.  
4
Thí dụ: TK mạch giải mã địa chỉ  
• Với bảng bộ nhớ sau, hãy thiết kế mạch giải mã toàn phần và  
mạch giải mã một phần cho các chip bộ nhớ (RAM 4KB và  
ROM 16KB) và I/O  
5
Bảng bộ nhớ/IO của TD  
6
Thí dụ giải mã địa chỉ toàn phần  
7
Kỹ thuật giải mã một phần  
8
Thí dụ giải mã địa chỉ một phần  
9
kỹ thuật giải mã một phần dẫn đến:  
1. Mạch giải mã đơn giản hơn.  
2. Nhiều vùng địa chỉ hơn được cấp phát với tầm địa  
chỉ một phần. Thi  
kiểm tra A15 va kết quả là toàn bô  
0000H đến 7FFFH được cấp phát cho RAM.  
3. Sư bất lợi của giải mã địa chỉ một phần là bất cư  
khai triển nào thêm vê bô nhơ hoặc thiết bị I/O thi  
cần thiết kê lại mạch giải mã địa chỉ. Trái lại, với  
mạch giải mã toàn phần thi  
nhơ  
giải mã địa chỉ.  
́
du  
̣
mạch giải mã cho RAM chỉ  
̀
̣
tầm địa chỉ tư  
̀
̣
́
̀
̣
́
̀
́
̀
bất cư  
́
sư  
̣
thêm vào bộ  
́
hoặc thiết bị I/O, ta không cần sửa đổi mạch  
10  
Hardware dùng cho mạch giải mã địa chỉ  
• Cổng logic Æ mạch phức tạp  
• Mạch giải mã (Decoder) – TD:74LS138,...  
• Mạch so sánh (Comparator)  
• ROM Æ thừa chức năng  
• PLD: PLA, PAL,... Æ cho đáp ứng nhanh  
11  
5.2 Giao tiếp bộ nhớ  
• Vi xử lý sử dụng bộ nhớ để lưu trữ các lệnh và dữ liệu trong khi thực thi  
chương trình. Do đó vi xử lý thực hiện nhiều tác vụ ghi/đọc với bộ nhớ trong  
khi thực thi chương trình.  
• Mỗi chip bộ nhớ RAM hay ROM sẽ có một ngõ vào có tên là /CE (Chip  
Enable=cho phép chip [hoạt động]) hoặc /CS (Chip Select=Chọn chip), thông  
thường các chân này hoạt động logic tích cực thấp, nghĩa là chân này bằng mức  
0 thì chip này được chọn.  
• Vì trong mạch có nhiều thiết bị I/O và bộ nhớ, do đó cần phải có mạch giải mã  
địa chỉ để tạo ra các tín hiệu chọn chip.  
• Bus điều khiển có các tín hiệu định thì (do vi xử lý cung cấp) để đồng bộ  
chuyển thông tin giữa vi xử lý và bộ nhớ hay thiết bị I/O. Tổng quát thì có 2 tín  
hiệu RD (Read) và WR (Write), hai tín hiệu này thông thường cũng hoạt động  
logic tích cực thấp. Ngoài ra tùy theo vi xử lý còn có thêm các tín hiệu khác như  
ALE, PSEN,...  
12  
Một số chân điều khiển bộ nhớ  
Bộ nhớ (và hầu hết các thiết bị ngoại vi) có các đường điều khiển đặc biệt để  
giao tiếp với vi xử lý  
• /CS hoặc /CE (Chip Select hoặc Chip Enable)  
– được lái bởi mạch giải mã địa chỉ từ vi xử lý.  
– thường là tích cực thấp  
– khi được xác định, thì chip/ngoại vi được chọn.  
• /OE (Output Enable=cho phép xuất) hay /RD (với RAM)  
– thường thấy trong các bộ nhớ  
– khi nó tích cực (thường là tích cực thấp) thì ngõ ra ở trạng thái hi-Z.  
– đôi khi nó được xem như /RD trong RAM.  
• /WR (Write Enable=cho phép ghi)  
– được lái bởi /WR của vi xử lý  
13  
Qui tắc chung về thiết kế mạch giao  
tiếp bộ nhớ với 8051  
1. Lập bảng bộ nhớ  
– Hệ thống và ứng dụng phụ thuộc  
– Giải pháp đơn giản là tách riêng 64KB bộ nhớ dữ liệu và 64KB bộ nhớ mã.  
– Để sử dụng các địa chỉ trên 64K thì sử dụng thêm các bit từ những cổng I/O  
không sử dụng làm các đường địa chỉ.  
2. Chọn linh kiện bộ nhớ thích hợp (nếu không bị áp đặt sử dụng).  
3. Sử dụng mạch giải mã địa chỉ (nếu cần) để tạo ra các tín hiệu /CE hay /CS  
cho các chip bộ nhớ.  
4. Sử dụng đường /PSEN (từ 8051) cho bộ nhớ mã.  
5. Sử dụng các đường /RD, /WR cho bộ nhớ dữ liệu.  
6. Chân /EA=VCC (+5V) để sử dụng ROM trong 8051, cho /EA=GND (0V)  
để truy cập ROM ngoài.  
14  
TD: Giao tiếp 8051 với RAM HM 6264 và  
ROM 27C256  
15  
TD: 8031/8051 giao tiếp với RAM ngoài và I/O  
16  
Giao tiếp bô  
̣ nhớ với mạch giải mã  
địa chỉ là PLD  
17  
5.5 Giao tiếp với khóa (switch) va  
̀
bàn phím  
18  
Công tắc/khóa (hay phím đơn) ở các  
chân cổng I/O  
19  
Sử dụng DIP switch ở cổng I/O  
Đoạn chương trình đọc dữ liệu vào:  
mov  
P1,#0FFH ; đặt cấu hình nhập cho  
20  
cổng P1  
mov  
A, P1  
Tải về để xem bản đầy đủ
pdf 140 trang myanh 20760 Free
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Vi xử lý - Chương 5: Thiết kế hệ vi xử lý (Phần 1) - Hồ Trung Mỹ", để tải tài liệu gốc về máy hãy click vào nút Download ở trên

File đính kèm:

  • pdfbai_giang_vi_xu_ly_chuong_5_thiet_ke_he_vi_xu_ly_phan_1_ho_t.pdf