Giáo trình thực tập Kỹ thuật số - Bài 10: Ram (Random - Access

Bµi 10: ram

(Random - Access - Memory)

A. PhÇn tãm t¾t lý thuyÕt

Rom viÕt t¾t cña ch÷ “Read - Only - Memory”, cã nghÜa “Bé nhí chØ ®äc sè

liÖu”. ram viÕt t¾t cña ch÷ “Rardom - Access - Memory” cã nghÜa “Bé nhí võa ®äc

võa ghi sè liÖu”. rom vµ ram lµ c¸c bé l−u tr÷ (storage) ®−îc l¾p r¸p riªng lÎ

hoÆc tæ hîp víi nhau trªn c¸c b¶ng m¹ch in lín trong hÖ vi tÝnh.

Trong bµi nµy ta chØ quan t©m ®Õn ram. Cã hai lo¹i ram b¸n dÉn:

-

ram tÜnh (Static ram).

ram ®éng (Dynamic ram).

ram tÜnh ®−îc x©y dùng tõ c¸c trig¬ l−ìng cùc (Bipolar trigger) hoÆc mos

hoÆc cmos. Së dÜ gäi lµ “tÜnh” v× sau khi n¹p sè liÖu vµo ram nµy, sè liÖu ®−îc

l−u tr÷ nguyªn vÑn chõng nµo nguån nu«i vÉn ®−îc duy tr× .

ram ®éng ®−îc x©y dùng tõ c¸c transistor mos hoÆc cmos vµ cã thªm tô

®iÖn ®Ó l−u tr÷ sè liÖu. Do cã mÆt cña “dßng rß” nªn sau khi n¹p sè liÖu vµo ram

nµy, sè liÖu vÉn kh«ng ®−îc duy tr× ®−îc nguyªn vÑn dï r»ng nguån ®iÖn nu«i

ch−a bÞ ng¾t. Do ®ã, mçi lÇn muèn l−u tr÷ sè liÖu ta ph¶i n¹p l¹i (recharge) hoÆc

lµm t−¬i l¹i (refresh).

Dï ram tÜnh hay ram ®éng khi nguån nu«i bÞ ng¾t, sè liÖu l−u tr÷ ®Òu bÞ

huû. Nãi kh¸c ®i, hÇu hÕt c¸c ram ®Òu mÊt kh¶ n¨ng “nhí” khi kh«ng cã nguån

®iÖn nu«i m¹ch. Nh÷ng ram nh− vËy ®−îc gäi lµ ram kh«ng l−u tr÷ (volatile

ram). Mét sè ram gi÷ ®−îc kh¶ n¨ng nhí ®−îc gäi lµ ram l−u tr÷ (nonvolatile

ram). VÝ dô ram kiÓu cò cÊu t¹o tõ c¸c xuyÕn tõ (magnetic core) hay ram kiÓu

míi cÊu t¹o tõ cmos kÌm theo acquy Lithium (tuæi thä 10 n¨m) thuéc lo¹i ram

l−u tr÷. Bµi thùc tËp nµy ®−îc giíi h¹n trong ph¹m vi ram tÜnh kh«ng l−u tr÷.

1. CÊu tróc cña ram tÜnh (static ram structure)

Ram cã c¸c ®Çu vµo lµ ®Çu ®Þa chØ (address), ®Çu sè liÖu (data), ®Çu ®iÒu

khiÓn (control) vµ c¸c ®Çu ra lµ ®Çu sè liÖu.

136

H×nh vÏ trªn lµ ký hiÖu logic cña mét ram tÜnh (2ⁿx b) bit vµ ram tÜnh 32

bit. Lo¹i 32 bit lµ lo¹i ®¬n gi¶n nhÊt víi n = 3 vµ b = 4.

-

§Çu vµo ®Þa chØ (Address Input) ®−îc ký hiÖu lµ A₀, A₁......... A_{n – 1}

§Çu vµo sè liÖu (Data Input) ®−îc ký hiÖu D_i0, D_i1................ D_{ib -1}

§Çu ra sè liÖu (Data Output) ®−îc ký hiÖu D_o0, D_o1................ D_{ob -1}

§Çu chän chip (Chip Selection)

§Çu cho phÐp ra (Output Enable)

§Çu cho phÐp ghi (Write Enable)

:

CS

OE

WE

ram tÜnh bao gåm rÊt nhiÒu c¸c “phÇn tö tÜnh” (static element). Mçi phÇn tö

tÜnh chøa mét phÇn tö nhí lµ trig¬ D. H×nh d−íi ®©y lµ s¬ ®å chøc n¨ng cña mét

phÇn tö tÜnh.

137

Trong mçi phÇn tö tÜnh th× in/out lµ ®Çu vµo/ra sè liÖu. SEL lµ ®Çu chän

(selection). WR lµ ®Çu ghi (Write). PhÇn tö nµy ho¹t ®éng khi sel = 0.

-

Khi WR = 0 , trig¬ D më vµ mét bit sè liÖu ®−îc l−u tr÷ (ghi l¹i) trong

phÇn tö tÜnh.

-

Khi WR = 1 , bit sè liÖu nãi trªn ®−îc chuyÓn ®Õn ®Çu ra (out). §Çu ra

nµy nèi víi ®−êng bit (bit line) cña BUS.

TÊt c¶ c¸c phÇn tö tÜnh ®−îc bè trÝ trªn mét dµn (array) vµ phèi hîp víi c¸c

®−êng vµo/ra ®Ó h×nh thµnh ram tÜnh hoµn chØnh. H×nh sau cho ta h×nh dung

cÊu tróc cña mét ram tÜnh 8 x 4 bit, ë ®©y, cÇn n¾m v÷ng mét sè tõ vµ ký hiÖu

viÕt t¾t :

3 - to - 8 decoder

DIN (Data Input)

DOUT (Data Output)

: Gi¶i m· vµo 3 ra 8.

: §Çu vµo sè liÖu

: §Çu ra sè liÖu

WR (Write Enable)

CS (Chip Selection)

: §Çu cho phÐp ram ghi (sè liÖu).

: §Çu chän chip (cho ram)

OE (Output Enable)

Bit line

: §Çu cho phÐp (sè liÖu) ®i ra (khái ram

: §−êng bit

Word line

: §−êng tõ nhÞ ph©n

A₀, A₁, A₂(Adress input )

: C¸c ®Çu vµo ®Þa chØ

138

Mèt vËn hµnh

(Operation Mode)

§Çu vµo

(Input)

§Çu ra

(Output)

CS WE

OE

1

§−îc nèi

(connected)

Th¶ næi

(floating)

0

1

0

Ghi (Write) sè liÖu

§äc (Read) sè liÖu

Th¶ næi

(floating)

§−îc nèi

(connected)

1

0

Kh«ng lµm g×

(donothing)

Th¶ næi

(floating)

Th¶ næi

(floating)

1

x

1

Th¶ næi

(floating)

Th¶ næi

(floating)

x

Ngõng (standby)

x : bÊt kú hoÆc kh«ng quan t©m

Ho¹t ®éng cña ram tÜnh nµy theo b¶ng ch©n lý trªn.

Gi¶ sö muèn ghi sè liÖu 1101 vµo ®Þa chØ 101, ta ®Æt nh− sau :

CS = 0

,

WE = 0

,

OE = 1

D = 1101

(t−¬ng øng víi DIN3 DIN2 DIN1 DIN0)

139

A = 101

(t−¬ng øng víi A₂, A₁, A₀)

-

B©y giê muèn ghi mét sè liÖu vµo ®Þa chØ míi th× viÖc ®Çu tiªn ph¶i

chuyÓn CS = 1, nghÜa lµ ph¶i c« lËp (th¶ næi) ®Çu vµo vµ ®Çu ra víi

BUS. Sau khi ®Æt ®óng sè liÖu D míi vµ ®Þa chØ A míi, ta ®Æt trë l¹i CS

= 0. VËy lµ sè liÖu míi ®· ®−îc ghi vµo ®Þa chØ míi.

Khi cÇn ®äc sè liÖu tõ mét ®Þa chØ nµo ®ã, dÜ nhiªn kh«ng ph¶i lµ ®Þa chØ

“trèng rçng” mµ lµ ®Þa chØ ®· ®−îc ghi råi th× viÖc ®Çu tiªn ®Æt CS = 1 ,

®Æt ®óng ®Þa chØ A cÇn t×m, ®Æt WE = 1 . OE = 0. B©y giê chuyÓn

CS = 0 , vËy lµ sè liÖu tõ ®Þa chØ t×m ®· ®−îc dÉn ®Õn ®Çu ra ®Ó lªn

BUS.

Mét sè ram hiÖn nay cã chung ®Çu vµo (DIN) vµ ®Çu ra (DOUT) ®Ó dÉn sè

liÖu. Sù thay ®æi chót Ýt nµy ®−îc m« t¶ theo h×nh 96a. Ng−êi ®äc cÇn ®æi chiÕu l¹i

víi cÊu tróc ram tÜnh 8 x 4bit ®· vÏ tr−íc ®©y. H×nh 96b lµ s¬ ®å ch©n nèi cña

mét sè ram th−êng gÆp.

Ký hiÖu DIO lµ c¸c ch©n dïng chung cho c¶ ®−êng sè liÖu vµo vµ ®−êng sè liÖu

ra (DIN vµ DOUT).

A7

A6

A5

A4

A3

A2

A1

A0

CS

WE

IO3

IO2

IO1

IO0

2606

140

B. PhÇn thùc nghiÖm

1. X©y dùng phÇn tö nhí cña RAM tÜnh

RAM tÜnh bao gåm nhiÒu “phÇn tö tÜnh” (static element). M¹ch nhí cho mçi

phÇn tö lµ trig¬ D. Sau ®©y chóng ta sÏ x©y dùng vµ nghiªn cøu ho¹t ®éng

mét phÇn tö tÜnh.

S¬ ®å thÝ nghiÖm:

0V

IN

SEL

WR

D

Q

_

Q

OUT

5V

0V

CP

C¸c b−íc tiÕn hµnh thÝ nghiÖm:

B−íc1:

Thùc hiÖn vÏ m¹ch nh− c¸c h×nh trªn b»ng c¸ch sö dông:

01 Trig¬ D [Digital Basic/Flip - Flops/D]

03 Logic switch [Switches/Digital/Logic Switch]

(s)

(9)

01 Logic Display [Displays/Digital/Logic Display]

01 Nor DeMorgan [Digital Basics/Gates(DeMorgan)/2-In Nor: DM]

01 Kho¸ 3 tr¹ng th¸i [Digital by Function/Buff/Drive 3D/74125 1/4]

Trong ®ã:

IN/OUT lµ ®Çu vµo/ra sè liÖu

SEL lµ ®Çu chän (Selection). SEL = 0 phÇn tö nhí ho¹t ®éng

W / R lµ ®Çu ghi, ®äc (Write/Read). W / R = 0 ghi d÷ liÖu, W / R = 1 ®äc d÷

liÖu

Chó ý:

[ ]

( )

§−êng dÉn ®Ó lÊy linh kiÖn trong th− viÖn

Ký hiÖu phÝm t¾t

B−íc 2:

141

-

TiÕn hµnh thÝ nghiÖm theo b¶ng sè liÖu ®Ó ghi vµ ®äc sè liÖu tõ ®Çu vµo

sè liÖu IN. Sè liÖu lèi vµo ë ®©y lµ sè liÖu 1 bÝt IN = 1 hoÆc 0. Quan s¸t

gi¸ trÞ lèi ra OUT vµ ®iÒn ®Çy vµo b¶ng

IN

Mèt ho¹t ®éng

OUT

W / R

SEL

0

1

x

0

x

0

x

1

0

x

1

Ghi

Th¶ næi

§äc

1

0

Ghi

1

Th¶ næi

§äc

0

2. Nghiªn cøu sù ho¹t ®éng cña RAM 2606

RAM 2006 cã dung l−îng 1024 bÝt (cã 4 bÝt d÷ liÖu, 8 bÝt ®Þa chØ). §Çu sè

liÖu chung cho c¶ ®Çu vµo d÷ liÖu (IN) vµ ®Çu ra d÷ liÖu (OUT). VËy nªn ta

dïng thªm c¸c kho¸ 3 tr¹ng th¸i ®Ó nhËp d÷ liÖu. RAM 2606 chØ cã 2 ®Çu

®iÒu khiÓn lµ CS vµ WE mµ kh«ng cã ®Çu OE (Output Enable). Ký hiÖu

logic, b¶ng ch©n lý ®−îc m« t¶ ë phÇn phô lôc

S¬ ®å thÝ nghiÖm:

0V

WE

5V

CS

RAM 2606

Out3

Out1 Out0

Out2

0V

5V

A3...A7

A2

A7

A6

A5

A4

A3

A2

A1

A0

CS

WE

IO3

IO2

IO1

IO0

5V

A1

A0

5V

EN

0V

In1 In0

0V

In3

0V

In2

C¸c b−íc tiÕn hµnh thÝ nghiÖm:

B−íc1:

Thùc hiÖn vÏ m¹ch nh− c¸c h×nh trªn b»ng c¸ch sö dông:

01 RAM 2606 [User Defined/Macro/RAM 2606]

10 Logic switch [Switches/Digital/Logic Switch]

(s)

(9)

04 Logic Display [Displays/Digital/Logic Display]

142

04 Kho¸ 3 tr¹ng th¸i [Digital by Function/Buff/Drive 3D/74125 1/4]

B−íc 2:

-

TiÕn hµnh thÝ nghiÖm theo b¶ng sè liÖu ®Ó ghi vµ ®äc sè liÖu tõ c¸c ®Þa

chØ kh¸c nhau. §iÒn ®Çy ®ñ vµo b¶ng sè liÖu sau:

Y/cÇu thÝ nghiÖm

I₃I₂I₃I₀O₃O₂O₁O₀A₇A₆A₅A₄A₃A₂A₁A₀

CS

WE

EN

Ghi sè liÖu 1000₂

Vµo ®Þa chØ 0010₂

0

Ghi sè liÖu 1010₂

Vµo ®Þa chØ 0101₂

0

Ghi sè liÖu 1110₂

Vµo ®Þa chØ 0111₂

§äc sè liÖu t¹i ®Þa

chØ 0010₂

1

§äc sè liÖu t¹i ®Þa

chØ 0101₂

§äc sè liÖu t¹i ®Þa

chØ 0111₂

Chó ý:

-

§Çu EN ®−îc dïng ®Ó ®iÒu khiÓn nhËp d÷ liÖu. EN = 0 d÷ liÖu tõ lèi

vµo bÞ cÊm. Nh− vËy khi muèn nhËp s÷ liÖu ta ph¶i ®Æt EN = 0. Cßn khi

muèn ®äc d÷ liÖu th× ta ph¶i ®Æt EN = 1.

3. Tæ hîp hai RAM 2606

Víi mçi RAM 2606 chØ l−u tr÷ ®−îc sè liÖu 4 bÝt. ë bµi nµy chóng ta sÏ tiÕn

hµnh ghÐp nèi 2 RAM 2606 ®Ó cã thÓ l−u tr÷ ®−îc sè liÖu 8 bÝt.

S¬ ®å thÝ nghiÖm:

143

0V

5V

WE

CS

RAM 2606

Out5

Out3 Out2 Out1 Out0

Out4

Out7 Out6

A7

A6

A5

A4

A3

A2

A1

A0

CS

WE

A3...A7

0V

IO3

IO2

IO1

IO0

RAM 2606

A7

A6

A5

A4

A3

A2

A1

A0

CS

WE

EN

0V

A2

IO3

IO2

IO1

IO0

0V

A1

A0

0V

In7

0V

In6

0V

In5

0V

In4

In3 In2 In1 In0

C¸c b−íc tiÕn hµnh thÝ nghiÖm:

B−íc1:

Thùc hiÖn vÏ m¹ch nh− c¸c h×nh trªn b»ng c¸ch sö dông:

02 RAM 2606 [User Defined/Macro/RAM 2606]

15 Logic switch [Switches/Digital/Logic Switch]

(s)

(9)

08 Logic Display [Displays/Digital/Logic Display]

08 Kho¸ 3 tr¹ng th¸i [Digital by Function/Buff/Drive 3D/74125 1/4]

B−íc 2:

-

I₃I₂I₃I₀I₃I₂I₃I₀O₃O₂O₁O₀O₃O₂O₁O₀A₇A₆A₅A₄A₃A₂A₁A₀

Y/cÇu thÝ

nghiÖm

CS WE EN

Ghi sè liÖu 2A₁₆

Vµo ®Þa chØ FA₁₆

Ghi sè liÖu 3C₁₆

Vµo ®Þa chØ FB₁₆

0

§äc sè liÖu t¹i

®Þa chØ FA₁₆

1

§äc sè liÖu t¹i

®Þa chØ FB₁₆

Chó ý:

144

-

VÝ dô: FA₁₆= 11111010₂

4. KiÓm tra kiÕn thøc

- TÝnh dung l−îng cña RAM nµy lµ bao nhiªu bit, byte, kbyte ?

- ChuyÓn m· :

2F₁₆= ( ……………. )₂= (…………. …….)₁₀

D4₁₆= ( ……………. )₂= (…………. …….)₁₀

CF₁₆= ( ……………. )₂= (…………. …….)₁₀

6E₁₆= ( ……………. )₂= (…………. …….)₁₀

53₁₆= ( ……………. )₂= (…………. …….)₁₀

7A₁₆= ( ……………. )₂= (…………. …….)₁₀

145

C. Phô lôc

Giíi thiÖu DataSheet c¸c h·ng s¶n xuÊt IC trªn thÕ giíi cña mét sè IC th«ng

dông sö dông trong bµi thùc hµnh.

1. RAM tÜnh CMOS 16 K

(CMOS Static 16K RAM)

Tªn IC: 6116 (CMOS)

2. RAM l−ìng cùc 64-bit ®¶o (64-bit TTL bipolar RAM, inverting)

Tªn IC: 74x189 (TTL)

146

3. RAM l−ìng cùc 64-bit kh«ng ®¶o

(64-bit TTL bipolar RAM, non- inverting)

Tªn IC: 74x219 (TTL)

147

148

Giáo trình thực tập Kỹ thuật số - Bài 10: Ram (Random - Access - Memory)