Giáo trình Kỹ thuật mạch điện tử - Chương 5: Trộn tần
70
CHƯƠNG 5
TRỘN TẦN
5.1 Định nghĩa
5.1.1 Định nghĩa
Trộn tần là quá trình tác động lên hai tín hiệu sao cho trên đầu ra của bộ trộn nhận
được tín hiệu tổng hoặc hiệu của hai tín hiệu đó.
Gọi : fns : là tần số của tín hiệu ngoại sai
fth : là tần số của tín hiệu cần trộn với fns
ftg : là tần số trung gian lấy ở đầu ra của bộ trộn tần.
5.1.2 Nguyên tắc
Khi tín hiệu ngoại sai và tín hiệu hữu ích đưa vào phần tử phi tuyến thì dòng điện
tổng hợp được khai triển theo chuỗi Taylo.
i = ao + a1v + a2v2 + ... anvn + ...
Trong đó : v = vns + vth
Giả sử :
vns = Vns cosωnst
vth = Vth cosωtht
a2
⇒ i = ao + a1 (Vns cos ωnst + Vth cos ωtht) +
(Vn2s +Vth2 ) +
2
a2
+
(Vn2s cos 2ωnst + (Vth2 cos2ωtht) + a2VnsVth[cos(ωns + ωth)t+cos (ωns - ωth)t]+..
2
Tín hiệu ra gồm có thành phần một chiều, thành phần cơ bản : (ωns, ωth ,ωns± ωth,
2ωns, 2ωth . Ngoài ra còn có các thành phần bậc cao.
ω = | nωns ± mωth|
Khi m, n = 1 ⇒ ω =ωns± ωth : bộ trộn tần đơn giản
m, n > 1 ⇒ bộ trộn tần tổ hợp.
Thông thường ta chọn bộ trộn tần đơn giản.
5.2 Mạch trộn tần
5.2.1. Mạch trộn tần dùng Diode
Ưu điểm : được ứng dụng rộng rãi ở mọi tần số, đặc biệt ở phạm vi tần số cao (trên
1GHz). Nhược điểm : làm suy giảm tín hiệu.
71
a)
vth
L3
vtg
C3
L1
C1
C2
L2
b)
R3s
vtg
vth
vns
c)
vns
vtg
vth
vns
Hình 5.1. Mạch trộn tần dùng diode
a. Mạch trộn tần đơn. b. Mạch trộn cân bằng
c. Mạch trộn tần vòng.
5.2.1.1. Sơ đồ trộn tần đơn :
72
i
S
S
v
ωnst
π/2
Vns
ωns
Hình 5.2. Đặc tuyến của diode và dạng sóng tín hiệu
Theo đặc tuyến lý tưởng hóa của diode ta viết được quan hệ :
s.v khi v ≥ 0
⎧
⎨
0 khi v < 0
⎩
i =
di
1
Trong đó :
s =
=
= Gi
du Ri
Vì điện áp ngoại sai là hàm tuần hoàn theo thời gian, nên hỗ dẫn là một dãy xung
vuông góc với độ rộng phụ thuộc vào góc cắt θ. Với điểm đỉnh chọn tại gốc tọa độ
π
θ = .
2
Theo chuỗi Fourier ta tính được biên độ hai bậc n của S :
2 θ
2sin nθ
nπ
Sn =
S cosnωnst d (ωnst) =
.S
∫
π
o
π
2
Thay θ = và giả thiết n = 1 ta tính được hỗ dẫn trộn tần :
1
S
Stt = Sn =
2
π
Tương tự điện dẫn trộn tần được xác định :
1 θ
Sθ
π
π
2
S
Gitt = Gio =
Gi d(ωnst) =
Với θ = thì Gitt =
∫
π
2
0
Chú ý : để chống tạp âm ngoại sai, thường dùng sơ đồ trộn tần cân bằng.
5.2.1.2. Sơ đồ trộn tần cân bằng (hình 5.1)
Điện áp tín hiệu đặt lên hai diode ngược pha.
Điện áp ngoại sai đặt lên hai diode đồng pha.
73
VthD1 = Vth cos ωtht
VthD2 = Vth cos (ωtht + π)
VnsD1 = Vns D2 = vns
Dòng điện trung tần tạo ra đi qua các diode :
itg1 = Itg1 cos (ωns - ωth) t
itg2 =Itg2 cos [(ωns - ωth) t - π]
= Itg2 cos [π - (ωns - ωth)]
= -Itg2 cos [ωns - ωth]t
Trên mạch cộng hưởng ra ta được :
itg = itg1 - itg2 = 2Itg.cosωtgt
5.2.1.3. Mạch trộn tần vòng
Gồm 2 mạch trộn tần cân bằng mắc nối tiếp. Trên đầu ra sơ đồ này chỉ có các
thành phần tần số ωns± ωth còn các thành phần khác đều bị khử do đó dễ tách được
thành phần tần số trung gian mong muốn.
5.2.2. Mạch trộn tần dùng phần tử khuếch đại
5.2.2.1. Mạch trộn tần dùng BJT
vth
~
vth
vns
~ ~
vns
~
Hình 5.3. Mạch trộn tần dùng BJT
Mắc BC với Vns đặt vào emiter
Hình 5.4. Mạch trộn tần dùng BJT
Mắc BC với Vns đặt vào base
vth
~
vth
v
~ ~
ns
vns
~
Hình 5.5. Mạch trộn tần dùng BJT
Mắc EC với Vns đặt vào base
Hình 5.6. Mạch trộn tần dùng BJT
Mắc EC với Vns đặt vào emiter
74
• Đặc điểm của sơ đồ BC
- Phạm vi tần số cao và siêu cao vì tần số giới hạn của nó cao.
- Hệ số truyền đạt của bộ phận trộn tần thấp hơn so với sơ đồ EC.
• Các sơ đồ khác nhau ở cách đặt điện áp ngoại sai vào BJT:
Trên cơ sở sơ đồ nguyên lý, người ta đã thiết kế nhiều loại sơ đồ thực tế khác
nhau như dưới đây :
A. Trộn tần dùng BJT mắc theo BC
-VCC
R1
R2
C1
C2
vth
L1
L2
R4
C5
C3
L5
L4
vtg
C4 R3
vns
Hình 5.7. Mạch trộn tần dùng BJT đơn
mắc BC với Vns đặt vào base
A) Mạch trộn tần dùng BJT đơn mắc theo BC với điện áp ngoại sai vns đặt vào
bazơ
C1 , C3 : tụ liên lạc; C2L2 : cộng hưởng Vth;
C4 : nối masse Vth.
Điện áp vns ghép lỏng với bazơ để tránh ảnh hưởng tương hỗ giữa mạch tín hiệu
và mạch ngoại sai.
B. Trộn tần dùng BJT đơn mắc theo EC
C2
R3
vtg
C3
R2
C7
C6
L5
L4
vth
L1
L2
C1
R4
C5
R1
C4
- VCC
Hình 5.8. Mạch trộn tần dùng BJT đơn mắc EC với Vns đặt vào base
vns
75
B) Mạch điện trộn tần dùng BJT đơn mắc EC với vns ở bazơ.
Điện áp vns được đặt vào bazơ qua điện trở nhỏ R3 (10 - 50)Ω, điện trở này có tác
dụng nâng cao điện trở mặt ghép rbb’ của BJT, do đó nâng cao được độ tuyến tính của
đặc tuyến BJT.
C. Tầng trộn tần tự động
‘
C4
L4
vtg
vth
C3
L1
L5
R3
C3
L2
L3
L6
C5
C6
C1
R2 R1
VCC
Hình 5.9. Mạch trộn tần tự động
BJT vừa làm nhiệm vụ trộn tần vừa tạo dao động ngoại sai.
Vns được tạo nhờ quá trình hồi tiếp dương về E qua L2 và L3
Vth được đặt vào bazơ của BJT qua biến áp vào
C1, L5 tạo thành khung cộng hưởng nối tiếp đối với tần số trung gian. Nhờ đó vtg
bị ngắn mạch ở đầu vào, tránh được hiện tượng trộn tần ngược.
Để tránh ảnh hưởng tương hỗ giữa vth và vns,
người ta kết cấu mạch dưới dạng sơ đồ cầu,
trong đó :
Ce
C2
L2
L3
E
Re
B
.
Re,Ce là phần tử ký sinh của mạch vào BJT.
Khi cầu cân bằng thì VA=VE, không còn tồn
tại sự liên hệ giữa vth và vns. Lúc đó, nếu vth
xuất hiện trên L3 thì sẽ không cảm ứng sang
L2 gây ảnh hưởng đến vns
R
A
D. Trộn tần đẩy kéo
76
T1
a)
C
vth
Vtg
T2
vns
b)
VCC
VCC
C2
vtg
R2
C3
R1
T1 T2
C1
vth
vns
R3
R4
R5
Hình 5.10. Mạch trộn tần đẩy kéo
a.Sơ đò nguyên lý b. Mạch trộn tần đẩy kéo EC
Ưu điểm của mạch trộn tần đẩy kéo so với sơ đồ đơn :
- Méo phi tuyến nhỏ (hai bậc chắn bị triệt tiêu) - Phổ tín hiệu ra hẹp.
- Liên hệ giữa tín hiệu và mạch ngoại sai ít. - Khả năng điều chế giao thoa thấp.
Vì những ưu điểm đó, nên loại mạch này hay được dùng trong bộ trộn tần máy
phát. Trong sơ đồ đẩy kéo (A), do cách mắc mạch nên điện áp vào T1, T2 lần lượt là :
v = v + v
⎧
⎨
⎩
1
ns
th
Dòng điện ra : ic = ic1 - ic2
v2 = vns − vth
Với :
ic1 = ao + a1 (vns + vth) + a2 (vns + vth)2 + ...
ic2 = ao + a1 (vns - vth) + a2 (vns - vth)2 + ...
⇒ ic = 2a2vth + 4a2vth.vns + 2a3 v3th + 6a3vth.vns + ...
Thay vns = Vnscosωnst, Vth = Vth.cosωtht và biến đổi ta thấy trong dòng điện ra có các
thành phần tần số : ωth , 3ωth, ωns±ωth và 2ωns±ωth
5.2.2.2 Mạch trộn tần dùng Transistor trường FET
Ưu điểm của trộn tần dùng FET so với BJT:
77
- Quan hệ giữa dòng ra ID (dòng máng) và điện áp vào (VGS) là quan hệ bậc hai,
nên tín hiệu ra của mạch trộn tần giảm được các thành phần phổ và hạn chế được hiện
tượng điều chế giao thoa, giảm được tạp âm và tăng được dải rộng của tín hiệu vào.
A. Trộn tần dùng FET: Nguyên lý của việc trộn tần dùng FET cũng giống
như BJT
C2
C4
C1
R1
R2 C3
vth
R3
Vns
C5
Hình 5.11. Mạch trộn tần dùng FET
B. Trộn tần dùng FET mắc đẩy kéo
Vcc
vtg
C2
C1
vth
vns
R1
R2
R3
Hình 5.12. Mạch trộn tần dung FET đẩy kéo
8 trang
30620
Free
Bạn đang xem tài liệu "Giáo trình Kỹ thuật mạch điện tử - Chương 5: Trộn tần", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- giao_trinh_ky_thuat_mach_dien_tu_chuong_5_tron_tan.pdf
