Mạch Memristor tối ưu ứng dụng trong Nơ Ron nhân tạo
MẠCH MEMRISTOR TỐI ƯU ỨNG DỤNG TRONG NƠ RON NHÂN TẠO
The optimized memristor circuit applied to neural network system
Nguyễn Đức Hải
Tóm tắt
Memristor là từ viết tắt của memory resistor hay còn gọi là vi điện trở nhớ. Memristor có
khả năng như một điện trở, có thể thay đổi trở kháng khi có dòng điện, điện áp đặt vào hai đầu
nó. Đặc biệt, khi ngừng cung cấp điện áp thì memristor vẫn lưu được trạng thái trước đó mà
không bị ảnh hưởng mất theo thời gian. Điều này cho thấy một tiềm năng lớn trong việc mô tả
hệ thống thần kinh. Vì thế, bài báo “Mạch Memristor tối ưu ứng dụng trong nơ-ron nhân tạo”
nhằm ứng dụng những đặc tính của memristor vào mạng nơ-ron nhân tạo để nâng cao tỉ lệ nhận
dạng, công suất và tối ưu diện tích mạch. Nhưng thực tế thì trên các dây dẫn vẫn tồn tại một giá
trị điện trở nhất định sẽ ảnh hưởng không nhỏ đến tỉ lệ nhận dạng của mạch. Vì thế, giải pháp
mà tác giả đưa ra là ứng dụng mạch bù điện trở dây trong bài báo này. Bài báo phân tích ảnh
hưởng của điện trở dây đến điện áp ngõ ra của mảng vi điện trở nhớ. Từ kết quả phân tích cho
thấy, điện áp ngõ ra tăng khi điện trở dây dẫn tăng. Một điểm đặc biệt là biến thiên điện áp tỷ lệ
với chiều dài dây dẫn. Cụ thể, các cột gần cột đầu tiên có biến thiên điện áp nhỏ, các cột càng xa
cột đầu tiên có độ biến thiên điện áp lớn. Hơn nữa, 2 cột liền kề có độ biến thiên gần giống nhau.
Từ kết quả mô phỏng trên, tác giả đề xuất mạch bù điện áp biến thiên gây ra bởi điện trở dây.
Mạch bù được thiết kế là một mạch trừ, với 2 ngõ vào là điện áp ngõ ra của 2 cột. Bằng cách sử
dụng mạch bù, biến thiên điện gây ra bởi điện trở dây được triệt tiêu. Sử dụng mạch bù có thể
duy trì tỷ lệ nhận dạng 100% khi điện trở dây tăng lên đến 2.5 Ω
Từ khóa: Vi điện trở nhớ, điện trở nhớ, hệ thống tính toán thần kinh, nhân dạng ảnh, nhận
dạng giọng nói.
1.Dẫn nhập
Năm 1971, giáo sư Leon Chua đã tìm ra
nhớ thông minh này. Memristor có khả năng
như một điện trở, có thể thay đổi trở kháng khi
có dòng điện, điện áp đặt vào hai đầu nó, đặc
biệt là khả năng nhớ. Khi ngừng cung cấp điện
áp thì memristor vẫn lưu được trạng thái trước
đó mà không bị ảnh hưởng theo thời gian.
lý thuyết về “Memristor”( vi điện trở nhớ)-
thành phần mạch điện cơ bản thứ 4 [1].
Memristor được thực nghiệm thành công bởi
R.Stanley Williams vào năm 2008 [2]. Theo
như R.Stanley Williams phát biểu nếu như thế
kỷ 20 là thế kỷ của transistor thì thế kỷ 21 là
thế kỉ của memristor. Qua đó, có thể thấy
được tầm quan trọng của memristor trong sự
phát triển công nghệ thế kỷ hiện nay khi ngành
công nghiệp bắt đầu thiết kế chip có chứa bộ
2.Tổng quan về Memristor
2.1 Sự hình thành memristor
Năm 1971, memristor mới được tìm
thấy bởi Leon Chua và được xem như là phần
tử mạch điện cơ bản thứ tư [1] bên cạnh ba
phần tử mạch cơ bản gồm: điện trở, tụ điện và
cuộn cảm, memristor được thực nghiệm trên
lớp bán dẫn mỏng bởi các nhà nghiên cứu HP mỏng như trong hình 2.3. Trở kháng của
năm 2008 [2]. Đặc biệt, Leon Chua đã chỉ ra 6 memristor là tổng trở kháng của vùng dẫn có
mối liên hệ toán học riêng biệt, liên kết 4 phần tạp chất và vùng có ít tạp chất. Do đó, trở
tử mạch cơ bản thành từng cặp liên hệ toán kháng của memristor phụ thuộc vào vị trí của
học với nhau như: dòng điện i, điện áp v, điện đường phân chia, đó là đường nằm ở giữa để
tích q, từ thông φ.
phân chia vùng tạp chất (doped) và không tạp
chất (undoped). Nói cách khác, trở kháng của
memristor phụ thuộc vào giá trị của biến trạng
thái w. Như trong hình 2.3, khi w tăng lên
bằng D thì trở kháng có giá trị là RON. Ngược
lại, khi w giảm về 0 thì trở kháng có giá trị là
ROFF
.
w=D
A
w
V
RON
Undoped
Doped
ROFF
D
w<<D
Hình 2.3: Mô hình vật lý memristor
Hình 2.1: Mối quan hệ giữa bốn phần tử điện
cơ bản: điện trở, tụ điện, cuộn cảm, vi điện trở
nhớ.
3. Ứng dụng mảng vi điện trở nhớ thực thi
mạng nơ ron nhân tạo
3.1 Mảng vi điện trở nhớ sử dụng một ma
Phần tử memristor có trở kháng M- được biểu
diễn thông qua mối liên hệ giữa điện tích và từ
thông: dφ = Mdq.
trận cực âm và mạch hằng
2.2 Định nghĩa về memristor
Memristor (được viết tắt từ “memory
resistor”) còn được gọi là vi điện trở nhớ. Vi
điện trở nhớ là một phần tử mạch điện thụ
động thứ tư, biểu diễn mối quan hệ giữa từ
thông và điện tích chạy qua nó. Vi điện trở
nhớ không có khả năng lưu trữ năng lượng [2].
Hình 2.2: Ký hiệu của memristor
2.3 Mô hình của memristor
Mô hình memristor bao gồm hai lớp
mỏng, một lớp titanium dioxide (TiO2) cách
điện và một lớp nghèo oxy (TiO2-x), kẹp giữa
hai tiếp điểm kim loại [2]. Các lớp cách điện
bao gồm một vùng có sự hiện diện của tạp chất
ở mật độ thấp nên có trở kháng cao và một
vùng dẫn có mật độ tập trung tạp chất cao nên
có trở kháng thấp như trong hình 2.3. Trong
mô hình vật lý của memristor [2], w là độ dày
của vùng pha tạp chất và được gọi là biến
trạng thái, trong đó D là độ dày lớp bán dẫn
Hình 3.1: Kiến trúc mảng vi điện trở nhớ
dùng mảng đơn M-(gj,k) và mạch hằng 1/RB
Bằng cách áp dụng luật Kirchhoff cho
dòng điện trên cột VC,F, chúng ta có thể tính
toán được điện áp ngõ ra VF với phương trình
(3.1) sau:
m
1, if V VREF
RF1
RB
O,k
V
VIN, j
OUT
(3.5)
(3.1)
F
k
0, if VO,k VREF
j1
Đối với các cột, có thể thấy trong hình
3.3, mỗi cột được kết nối với bộ khuếch đại
đảo, từ opamp G1 đến opamp Gn. Ví dụ, điện
áp ngõ vào VC,1 đi qua Opamp G1 sử dụng
điện trở hồi tiếp âm là R0. VO,1 là điện áp đầu
ra của Opamp G1. Tương tự, VC,k là áp vào của
opamp Gk và VO,k là áp đầu ra của Gk . Điện áp
ngõ ra VO,k được tính bởi phương trình (3.2).
3.2 Phân tích ảnh hưởng của điện trở dây
Trong mảng vi điện trở nhớ, điện áp
sụt giảm dọc theo các cột và hàng là không thể
tránh khỏi [3], [4]. Khi kích thước của mảng vi
điện trở nhớ ngày càng tăng thì lượng điện áp
sụt giảm càng tăng. Điện trở dây r trên dây dẫn
theo các đường dọc và đường ngang của mảng
vi điện trở nhớ, như trong hình 3.2.
m
F
R0
(3.2)
Trong bài báo này, tác giả phân tích tác
động của điện trở dây bằng cách tính toán sự
thay đổi của điện áp ngõ ra khi có điện trở dây.
Cụ thể, tác giả sẽ tính điện áp thay đổi ở ngõ
ra với các giá trị điện trở dây là 0Ω -> 2,5 Ω.
VO,k
R g j,k VIN, j
V
0
RF 2
j1
Giả sử rằng RF1 = RF2, ta có:
m
IN, j
R0
V
VO,k
R0 g j,k
(3.3)
RB
V1(1)
V1(k)
V(n)
VIN,1
VIN,2
VIN,1
VIN,2
j1
r
r
r
g1,k
g2,k
g1,k
g1,n
g2,n
RB
RB
RB
RB
b1
r
k1
r
r
r
r
g2,k
gj,k
b2
r
k2
r
R0
VIN,j
VIN,j
r
r
r
r
r
r
Nếu R0 gj,k
là trọng số của
gj,k
gj,n
RB
RB
RB
RB
bj
r
kj
r
RB
VIN,m
VIN,m
gm,k
gm,n
gm,k
RF2
bm
r
b
km
r
k
RF2
RF2
cột thứ k và hàng thứ j, wj,k, chúng ta viết lại
phương trình (3.3) bằng phương trình (3.4)
Gk
Gk
VO,k
Gk
GF
VF
GF
R0
R0
R0
VO,k
VO,n
VF
(a)
(b)
m
Hình 3.2: Điện trở dây theo hàng ngang và
theo cột dọc được thể hiện bằng các điện trở r
nối giữa hai điểm giao nhau. (a) Các điện trở
dây theo cột dọc. (b) Các điện trở dây theo
hàng ngang.
VO,k
w V
j,k IN, j
(3.4)
j1
1
1
1
khi: wj,k R0
g j,k R0
RB
RB M j,k
Ở đây Mj,k là giá trị điện trở giữa hàng
thứ j và cột thứ k. RB là một giá trị không đổi,
nên trọng số wj,k được xác định bởi bộ vi điện
trở nhớ lập trình được Mj,k và điện trở hồi tiếp
R0. Nối thêm bộ Opamp so sánh Ck vào điện
áp đầu ra VO,k , chúng ta có thể quyết định
xem đầu ra của cột thứ k của nơ-ron, ngõ ra k
có được kích hoạt hay không. VREF là áp tham
chiếu cho các bộ Opamp so sánh từ C1 đến Cn.
Người thực hiện sẽ chia mạch thành
hai phần riêng biệt để phân tích như sau:
+ Mảng vi điện trở có các điện
trở dây theo cột dọc như hình 3.2(a)
+ Mảng vi điện trở có các điện
trở dây theo hàng ngang như hình
3.2(b)
Trong hình 3.2(a), Vb1, Vb2 là điện áp
tại nút b1 và b2 ở cột đầu tiên. Nói một cách
Khi VO,k lớn hơn VREF, ngõ ra k được
xem là 1. Nếu VO,k nhỏ hơn VREF, k là 0.
tổng quát, Vbj là điện áp tại nút bj ở cột đầu
Tiếp theo, chúng ta bỏ qua trường hợp
tiên. Tương tự, Vkj là điện áp tại nút kj trên cột điện trở dây theo chiều dọc, chỉ xem xét
thứ k.
trường hợp có điện trở dây theo chiều ngang
như hình 3.2(b). V1(k) là điện áp rơi trên điện
trở dây, ở hàng đầu tiên và giữa cột thứ k và
(k-1), lượng điện áp đặt vào hàng thứ nhất của
cột thứ k bị suy giảm đáng kể và có thể được
Áp dụng định luật Kirchhoff dòng cho
các nút trong hình 3.2(a), tính được VF và
VO,k:
VIN, j Vbj
VIN,m Vbm
VIN,1 Vb1
VF
RF1
tính như phương trình sau:
...
...
RB
RB
RB
k
m
m
VIN, j
RB
Vbj
R
VIN,1(k) VIN,1
V
1(i)
(3.10)
VF RF1
(3.6)
j1
j1
B
i1
VO,k
VIN,1(k) là điện áp đặt vào hàng đầu tiên
VIN,m Vkm
gm,k ...
VIN, j Vkj g j,k ...
R0
VIN,1 Vk1
của cột thứ k. Điện áp ngõ ra VO,k của cột thứ
VF
g1,k
RF 2
k:
m
m
VF
(3.7)
VO,k R0
V
IN, j g j,k
V g
m
kj j,k
R0
RB
RF 2
j1
j1
(3.11)
VO,k
R0 g j,kVIN, j(k)
VIN, j
j1
Nếu RF1=RF2, ta có phương trình sau:
Từ phương trình (3.11) và (3.4), sự
thay đổi áp ∆Vk theo chiều ngang:
m
m
m
V
R0
bj
(3.8)
VO,k
R0 g j,k
VIN, j
R V g
R
0
0
kj j,k
RB
RB
j1
j1
j1
m
m
Từ phương trình (3.8) và (3.4), chúng
(3.12)
V R g V
R g V
j,k IN, j(k)
k
0
j,k IN, j
0
j1
j1
ta thấy được sự thay đổi điện áp ∆V theo cột
dọc khi có điện trở dây như sau:
Tại đây, VIN,j(k) có thể được tính qua
phương trình (3.12), ta có ∆Vk:
m
m
Vkj
Vbj
RB
(3.9)
V
R
R
0
0
M j,k
j1
j1
m
k
V
R g
V
(3.13)
j,k
k
0
Mj,k là trở kháng của vi điện trở nhớ, có
thể được lập trình theo trọng số mạng sử dụng
trong phương trình (3.5). Bởi vì trọng số mạng
wj,k thu được từ quá trình huấn luyện nên nó
có thể có giá trị âm hoặc dương, sự thay đổi
của điện áp ∆V trong phương trình (3.9) có thể
j1
i1
j(i)
k
Trong phương trình (3.12), giá trị
V
là
IN, j(i)
i1
tổng điện áp rơi trên k điện trở dây từ cột thứ
nhất đến cột thứ k của hàng thứ j. Phương
trình (3.13) thể hiện lượng điện áp đặt vào cột
thứ k bị suy giảm tỷ lệ thuận với khoảng cách
từ cột đó đến cột đầu tiên. Vì áp đặt vào bị
giảm, nên áp đầu ra thu được từ đầu ra của OP
amp đảo có thể tăng lên. Từ phân tích này,
chúng ta khẳng định cột gần với cột đầu tiên
có ít thay đổi điện áp hơn và cột cách xa cột
đầu tiên có điện áp thay đổi nhiều hơn. Ta
thấy, hai cột liền kề nhau có sự thay đổi điện
m
Vkj
rất nhỏ do sự bù trừ của giá trị âm
R
0
M j,k
j1
m
Vkj
và dương của
R
0
M j,k
j1
Từ kết quả phân tích trên, ta thấy sự
thay đổi của điện áp ∆V được gây ra bởi điện
trở dây theo chiều dọc có thể tự bù trừ và ít
ảnh hưởng đến điện áp đầu ra.
áp rất nhỏ, gần như bằng nhau khi có ảnh khi nhận dạng các ký tự ở ngõ ra không còn
hưởng của điện trở dây. Từ kết quả phân tích chính xác nữa.
này, tác giả đã đề xuất một phương pháp tối ưu
Khi áp dụng mạch bù điện trở dây, giá trị
cho việc thiết kế mảng vi điện trở nhớ có thể điện áp thay đổi ở các ngõ ra được bù trừ lẫn
chịu được tác động của điện trở dây như hình nhau ở hai cột liên tiếp liền kề nhau, do đó
(3.3) dưới đây.
triệt tiêu đi giá trị điện áp thay đổi ở các cột
càng xa cột đầu tiên. Do đó, khi điện áp ngõ ra
tích cực ở mức 1 thì tương ứng chỉ có một ký
tự ngõ ra được nhận dạng chính xác.
Col1
Colk-1
Colk
Col25
Col26
Col2
VIN,1
r
r
g1,1
VIN,2
r
r
r
r
VIN,j
VIN,m
gm,n
RF2
1.4
RF2
RF2
RF2
RF2
RF2
VO,25
VF
1.2
RF1
1.0
0.8
0.6
0.4
0.2
0.0
G1
G2
Gk-1
Gk
G25
G26
R0
R0
R0
R0
R0
R0
GF
VO,k-1
R3
VO,k
R5
VO,25
R3
VO,26
R5
VO,1
VO,2
R5
R3
Gs,2
R4
R4
Gs,k
Gs,26
R6
R4
R6
R6
VOs,2
VOs,k
Ck
Vos,26
VREF
VREF
VREF
VREF
C2
C1
C26
OUT26
A B C D E F G H I J K LMN O P Q R S T U V WX Y Z
Input character image
OUT1
OUTk
OUT2
(a)
Hình 3.3: Mạch memristor có áp dụng mạch
bù điện trở dây
1.4
VO,26
1.2
1.0
0.8
0.6
0.4
0.2
0.0
4. Mô phỏng và kết quả
Ở đây, người thực hiện đề tài sử dụng
ảnh của một ký tự ‘D’ gồm 8x8 pixel biểu diễn
hai màu trắng- đen, tương ứng với hai mức 0
và 1. Tương tự, người thực hiện có thể sử dụng
những ký tự khác như ‘A’, ‘B’, ‘C’, ‘D’…để
nhận dạng 26 ký tự chữ cái. Vì vậy, mảng vi
điện trở nhớ sẽ có 27 cột, trong đó có một cột
hằng số và 26 cột còn lại tương ứng với 26 ngõ
ra cho 26 ký tự chữ cái từ ‘A’ đến ‘Z’.
A B C D E F G H I J K LMN O P Q R S T U V WX Y Z
Input character image
(b)
1.2
1.0
0.8
0.6
0.4
VOs,26
0.2
0.0
-0.2
-0.4
-0.6
-0.8
-1.0
-1.2
A B C D E F G H I J K LMN O P Q R S T U V WX Y Z
Input character image
(c)
4.1 Nhận dạng các ký tự ngõ ra khi có điện
trở dây
Hình 4.1:Ảnh hưởng điện trở dây đến ngõ ra
Nếu không có mạch bù điện trở dây, giá
trị điện áp thay đổi càng lớn ở các cột càng xa
cột đầu tiên do tích lũy điện áp rơi trên các
điện trở dây ở khoảng cách giữa các cột như
phương trình (4.8). Từ kết quả trên, dẫn đến
Như hình 4.1a, ta thấy, phân tích ngõ ra
ở cột thứ 25 khi không có áp dụng mạch bù
điện trở dây, điện áp ngõ ra Vo,25 ở mức cao
“1” khi ngõ vào là Y, còn lại ở mức thấp là
“0”. Nhưng do ảnh hưởng của điện trở dây,
Vo,25 cao hơn mức ngưỡng với các ngõ vào A, Hình 4.2: So sánh tỉ lệ nhận dạng khi không áp
B, D, E, F, G, H, M, N, O, P, Q, R, S, U, V, W dụng và có áp dụng mạch bù điện trở dây
nên dẫn đến nhận dạng không đúng như hình
Như kết quả trên, khi có điện trở dây thì tỷ lệ
4.1a.
nhận dạng giảm còn 81%. Nhưng khi áp dụng
Tương tự ở hình 4.1b, ngõ ra ở cột thứ
phương pháp bù điện trở dây thì cải thiện tỷ lệ
26 khi không có áp dụng mạch bù điện trở dây,
nhận dạng gần 100% như mô phỏng ở hình 4.2
điện áp ngõ ra Vo,26 ở mức cao “1” khi ngõ vào
là Z, còn lại ở mức thấp là “0”. Nhưng do ảnh
5. Kết luận
hưởng của điện trở dây, Vo,26 cao hơn mức
Người thực hiện đã phân tích ảnh hưởng
ngưỡng với các ngõ vào A, B, D, E, F,G , H,
M, N, O, P, Q, R, S, U, V, W nên dẫn đến
nhận dạng không đúng như hình 4.1b.
Với phương pháp áp dụng mạch bù điện
trở dây như hình 3.3, chỉ có giá trị điện áp
Vos,26 ở mức cao khi ngõ vào là Z, còn lại là ở
mức thấp.
của điện trở dây tác dụng lên mạch trong thực
tế. Thiết kế mạch bù điện trở dây để tăng tỉ lệ
nhận dạng của mạch.
Thêm vào đó, so sánh được tỉ lệ nhận
dạng của kiến trúc mạch memristor crossbar
một mảng đơn khi không áp dụng và có áp
dụng mạch bù điện trở dây.
4.2 Tỷ lệ nhận dạng
Mô phỏng kết quả trên Matlab, Spectre
Circuit Simulator của Cadence
100
95
90
85
80
75
Memristor crossbar array without compensating circuit
Memristor crossbar array with compensating circuit
70
65
60
0.5
1.0
1.5
2.0
2.5
Wire resistance ()
Tài Liệu Tham Khảo
[1] L. O. Chua, “Memristor – the missing circuit element,” IEEE Trans. Circuit Theory, vol.
CT-18, no. 5, pp. 507-519, Sep. 1971.
[2] D. B. Strukov, G. S. Sinder, D. R. Stewart, and R. S. Williams, “The missing memristor
found,” Nature, vol. 453, pp. 80-83, May 2008.
[3] L. L. Wei, J. Wang, Y. S. Chen, D. S. Shang, Z. G. Sun, B. G. Shen and J. R. Sun, “Pulse-
induced alternation from bipolar resistive switching to unipolar resistive switching in the
Ag/AgOx/Mg0.2Zn0.8O/Pt device,” Journal of Applied Physics, vol. 45, iss. 42, pp. 1-5, Oct.
2012.
[4] H. M. Vo, S. N. Truong, S. H. Shin, and K. S. Min, “CMOS-Memristor hybrid 4-bit
multiplier circuit for energy-efficient computing,” Journal of Institute of Korea Electrical
and Electronics Engineers (IKEEE), vol. 18, no. 2, pp. 50-55, Jun. 2014.
Xác Nhận Của GiáoViên Hướng Dẫn
7 trang
09/01/2024
18122
Free
Bạn đang xem tài liệu "Mạch Memristor tối ưu ứng dụng trong Nơ Ron nhân tạo", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- mach_memristor_toi_uu_ung_dung_trong_no_ron_nhan_tao.pdf
