›
›

Bài giảng Nhập môn mạch số - Chương 6: Mạch tuần tự. Chốt và Flip-Flop (Phần 1)

Download
NHẬP MÔN MẠCH SỐ  
CHƯƠNG 6 – PHẦN 1  
Mạch tuần tự: Chốt và Flip-flop  
(Sequential circuit: Latches and Flip-flop)  
1
Tổng quan  
Các hệ thống Số ngày nay đều gồm có hai thành phần:  
mạch tổ hợp (chương 5) để thực hiện các chức năng  
logic và các thành phần có tính chất nhớ (memory  
element) để lưu giữ các trạng thái trong mạch.  
Chương này sẽ học về:  
- Các thành phần có tính chất nhớ (Chốt, Flip-flop,  
thanh ghi,…)  
- Kết hợp hành phần tính  
chất nhớ để tạo nên các mạch tuần tự.  
2
Phân biệt mạch tổ hợp và tuần tự  
MẠCH TỔ HỢP  
- Ngõ ra sẽ thay đổi  
Mạch tổ hợp  
: :  
: :  
inputs  
outputs  
lập tức khi ngõ  
vào thay đổi  
MẠCH TUẦN TỰ  
- Ngõ ra sẽ thay đổi  
phụ thuộc vào  
ngõ vào và trạng  
thái trước đó.  
- Mạch có tính chất  
nhớ  
Mạch tổ hợp  
: :  
: :  
inputs  
outputs  
3
Nội dung  
1. Chốt S-R (S-R latch)  
2. Chốt D  
3. Flip-flop D  
4. Flip-flop T  
5. Flip-flop S-R  
6. Flip-flop J-K  
7. Flip-flop Scan  
4
1. Chốt S-R (Set-Reset latch)  
5
Chốt S-R dùng cổng NOR  
Bảng sự thật  
Mạch logic  
Ký hiệu  
Ký hiệu  
Ký hiệu sai  
6
Chốt S-R dùng cổng NOR (tt)  
Mạch logic  
Ngõ vào thông thường  
S và R chuyển từ mức 1 xuống mức 0 đồng thời không xác định ngõ ra  
7
Chốt S-R dùng cổng NAND  
Bảng sự thật  
Mạch logic  
Ký hiệu  
8
Chốt S-R với ngõ vào cho phép  
Mạch logic  
Bảng sự thật  
Ký hiệu  
9
Chốt S-R với ngõ vào cho phép (tt)  
SR=11, C:10  
Hoạt động của chốt S-R với trường hợp ngõ ra không xác định  
10  
2. Chốt D (Data latch)  
11  
Chốt D  
Mạch logic  
Bảng sự thật  
- Loại bỏ những hạn chế trong chốt S-R khi  
S và R chuyển từ 1 xuống 0 đồng thời  
- Ngõ vào điều khiển C giống với ngõ vào cho phép  
(enable)  
- Khi C tích cực, Q = D chốt mở/trong suốt  
(transparent latch)  
Ký hiệu  
C không tích cực, Q giữ giá trị trước đó  
chốt đóng (close latch)  
12  
Chốt D (tt)  
Bảng sự thật  
Hoạt động của chốt D  
13  
3. Flip-flop D (Data)  
14  
Flip-flop D(FF-D) kích cạnh lên  
(Positive-edge-triggered D flip-flop)  
Bảng sự thật  
Mạch logic  
- Một FF-D kích cạnh lên bao gồm một cặp chốt D kết  
nối sao cho dữ liệu truyền từ ngõ vào D đến ngõ ra Q  
mỗi khi có cạnh lên của xung Clock (CLK)  
- Chốt D đầu tiên gọi là Chủ (master), hoạt động tại mức 0  
của ngõ vào xung CLK  
Ký hiệu  
- Chốt D thứ hai gọi là Tớ (slave), hoạt động tại mức 1 của  
ngõ vào xung CLK  
15  
FF-D kích cạnh lên  
(Positive-edge-triggered D flip-flop)  
Bảng sự thật  
Hoạt động của FF-D kích cạnh lên  
16  
FF-D kích cạnh xuống  
(Negative-edge-triggered D flip-flop)  
Bảng sự thật  
Mạch logic  
- Một FF-D kích cạnh xuống thiết kế giống với  
FF-D kích cạnh lên, nhưng đảo ngõ vào xung  
Clock của 2 chốt D  
Ký hiệu  
17  
FF-D với ngõ vào điều khiển  
Bảng sự thật  
logic  
- Một chức năng quan trọng của FF-D là khả năng  
lưu giữ (store) dữ liệu sau cùng hơn là nạp vào  
xung Clock  
- Để thực hiện được chức năng trên, ta thêm vào  
ngõ vào cho phép (enable input) của mỗi FF,  
thường ký hiệu là EN hoặc CE (chip enable)  
Ký hiệu  
18  
FF-D với ngõ vào bất đồng bộ  
(D-FF with asynchronous inputs)  
Bảng sự thật  
Mạch logic  
• Các ngõ vào bất đồng bộ (Asynchronous inputs) thường được sử  
dụng để ép ngõ ra Q của FF-D đến một giá trị mong muốn mà  
không phụ thuộc ngõ vào D và xung CLK  
• Những ngõ vào này thường ký hiệu PR (preset) và CLR (clear)  
• PR và CLR thường được dùng để khởi tạo giá trị ban đầu cho  
các FF hoặc phục vụ cho mục đích kiểm tra hoạt động của  
Ký hiệu  
mạch.  
19  
4. Flip-lop T(Toggle)  
20  
Tải về để xem bản đầy đủ
pdf 33 trang Mãnh Khiết 12/01/2024 2760
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Nhập môn mạch số - Chương 6: Mạch tuần tự. Chốt và Flip-Flop (Phần 1)", để tải tài liệu gốc về máy hãy click vào nút Download ở trên

File đính kèm:

  • pdfbai_giang_nhap_mon_mach_so_chuong_5_mach_tuan_tu_chot_va_fli.pdf