Đề tài Phân tích và mô phỏng thiết bị chỉnh lưu bằng Matlab

Điện Tử Công Suất là lĩnh vực kỹ thuật hiện đại, nghiên cứu ứng dụng

các linh kiện bán dẫn công suất làm việc ở chế độ chuyển mạch vào quá

trình biến đổi điện năng. Vì vậy việc nghiên cứu nó sẽ mang lại lợi ích thiết

thực trong các lĩnh vực như truyền động điện, truyền tải và phân phối điện

năng, trong công nghiệp điện hóa…

Sau thời gian học tập tại trường Đại Học Bách Khoa Đà Nẵng, chúng em

được sự giảng dạy và truyền đạt những kiến thức, kinh nghiệm của các thầy

cô giáo, đặc biệt là các thầy cô giáo Khoa Điện.

Với những kiến thức đã học, một mặt chúng em vận dụng vào việc

nghiên cứu đề tài PHÂN TÍCH VÀ MÔ PHỎNG THIẾT BỊ CHỈNH LƯU

BẰNG MATLAB. Mặt khác góp phần vào công cuộc công nghiệp hóa hiện

đại hóa đất nước.

Đề tài được sự hướng dẫn tận tình của thầy Đoàn Quang Vinh. Những ý

kiến chỉ dạy của thầy là vô cùng quý báu tạo nên giá trị khoa học cho đề

tài. Đề tài nghiên cứu một số thiết bị chỉnh lưu đã được học trong Điện Tử

Công Suất như chỉnh lưu tia ba pha, chỉnh lưu cầu một pha và chỉnh lưu

cầu ba pha… Nhằm giúp các bạn sinh viên ngành điện thuận lợi trong việc

học tập và những ai quan tâm nghiên cứu về lĩnh vực Điện Tử Công Suất.

Chúng em xin chân thành cảm ơn đấng sinh thành đã ngày đêm chăm lo,

nuôi dưỡng, cảm ơn các thầy cô giáo đã trang bị kiến thức khoa học để

chúng em hoàn thành đề tài và có được thành quả như ngày hôm nay.

Sinh viên thực hiện

Võ Xuân Hảo

1

2

Chương 1

GIỚI THIỆU CHUNG VỀ THYRISTOR

1.1 Cấu tạo và kí hiệu

Thyristor là một tinh thể bán dẫn gồm 4 lớp bán dẫn loại P và N xen kẽ

nhau như hình 1.1a.

Giữa các lớp này là các mặt ghép P-N được kí hiệu J_A, J_Cvà J_K.

K

G

A

N2

JK

JC

P2

N1

P1

JA

A

K

G

b)

a)

Hình 1.1: Cấu tạo & kí hiệu của Thyristor

Lớp P₁được gọi là lớp anốt, nó có chiều dày và nồng độ tạp chất (nồng

độ hạt mang điện đa số) trung bình. Lớp N₁được gọi là lớp khóa. Nó có

chiều dày lớn và nồng độ tạp chất bé nhất. Điều này cho phép các mặt ghép

J_A, và J_Kchịu được điện áp ngược lớn. Lớp P₂được gọi là lớp điều khiển.

Nó có chiều dày bé và nồng độ tạp chất trung bình. Cuối cùng lớp N₂được

gọi là lớp catốt. Nó rất mỏng (vài m) và có nồng độ tạp chất lớn nhất.

Điều này cho phép catốt khuếch tán vào lớp điều khiển P₂qua J_Kmột số

lượng lớn điện tử tự do.

Từ ba lớp P₁, P₂và N₂người ta đưa ra các điện cực anốt A, điều khiển G

và catốt K, thyristor được kí hiệu như hình 1.1b. Dạng bên ngoài của

thyristor phụ thuộc vào loại thyristor.

1.2 Nguyên lí hoạt động và đặc tính vôn- ampe

G

K

Ia

N2

JK

P2

Ra

EC

Ra

JC

EC

Ua

N1

UAK

Ua

JA

Ua

P1

A

Ua < Ucd

A

Ia

Ua > Ucd

a)

b)

c)

Hình 1.2: Sự hoạt động của Thyristor khi chưa có U_GKvà I_G

3

Ta sẽ xét sự hoạt động của thyristor trong 2 trường hợp sau đây:

a) Khi chưa có điện áp dương điều khiển U_GKhoặc dòng điện điều khiển I_G

Trong trường hợp này nếu giữa các cực A và K của thyristor được đặt

một điện áp anốt U_a> 0 (điện áp thuận) thì 2 mặt ghép J_Avà J_Kđược phân

cực thuận; còn mặt ghép J_Cđược phân cực ngược (hình 1.2a). Do đó mặt

ghép J_Chầu như chịu toàn bộ điện áp U_avà điện trường ngược E_Choặc

hàng rào thế năng trên J_Ctăng theo U_a. Điện trường E_Cnày ngăn cản sự

chuyển dịch qua J_Ccủa các hạt mang điện đa số (lỗ ở P₂) nên dòng điện

anốt I_ađi qua thyristor rất bé.

Tuy nhiên E_Cnày gia tốc cho các hạt mang điện thiểu số (điện tử ở P₂) đi

qua J_C. Do đó khi U_atăng đến trị số U_cđnào đó (khoảng hàng ngàn vôn) thì

các điện tử tự do này có tốc độ đủ lớn để phá vỡ sự liên kết nguyên tử trong

lớp ghép J_C. Điều đó làm xuất hiện các điện tử tự do mới. Các điện tử tự do

mới này lại tham gia bắn phá các nguyên tử trong lớp ghép J_Cvà tạo ra các

điện tử tự do mới khác một cách dây chuyền. Hiện tượng này được gọi là

hiện tượng dẫn điện ào ạt. Hiện tượng dẫn điện ào ạt bắt đầu từ một điểm

nào đó trên mặt J_C(hình 1.2b) sau đó lan ra toàn mặt ghép J_C. Kết quả của

hiện tượng dẫn điện ào ạt này là hàng rào thế năng của J_Cbị phá vỡ J_Ctrở

nên dẫn điện và dòng điện anốt I_adễ dàng đi qua thyristor. Ta gọi trường

hợp này là thyristor được mở bằng điện áp chuyển đổi anốt. Nếu bây giờ ta

đổi chiều của điện áp anốt U_athì U_AKtrở nên âm. Trong trường hợp đó mặt

ghép J_Cđược phân cực thuận, còn hai mặt ghép I_Avà J_Kđược phân cực

ngược (hình 1.2c). Trong trường hợp này qua thyristor chỉ có một dòng

điện ngược rất bé và ta nói thyristor bị khóa.

Khi điện áp ngược U_KAlớn hơn điện áp chọc thủng của thyristor U_Ctthì các

lớp ghép J_Avà J_Ksẽ bị chọc thủng và dòng điện ngược tăng lên một cách

nhảy vọt. Điều đó làm hỏng thyristor. Trên cơ sở lí luận trên đây đặc tuyến

vôn-ampe I_a= f(U_AK) khi chưa có I_Gcủa thyristor có dạng như đường cong

CBAODE của đồ thị hình 1.3.

i_a

C

B

B₁

i_G> 0

i_G= 0

A₁

A

I_H

0

A₂

U_ct

U_cd

U_AK

D

E

Hình 1.3: Đặc tính vôn-ampe của Thyristor

4

b) Khi có điện áp điều khiển U_GK> 0 và U_a> 0 (hình 1.4)

UGK

JG

G

K

N2

JK

P2

Ra

JC

EC

N1

UAK

JA

P1

Ua

A

Hình 1.4: Sự hoạt động của Thyristor khi có U_GK> 0 và U_a> 0

Trong trường hợp này dưới tác dụng của U_a, 2 mặt ghép J_Avà J_Kđược

phân cực thuận còn mặt ghép J_Cđược phân cực ngược. Do đó hầu như toàn

bộ U_ađặt vào J_Cvà mặt ghép này có hàng rào điện thế và cường độ điện

trường E_Clớn. Điện trường E_Cnày ngăn cản sự chuyển dời của các lỗ (hạt

mang điện đa số của lớp P₂) từ P₂qua N₁nhưng lại gia tốc cho các điện tử

tự do từ P₂sang N₁. Khi chưa có điện áp U_GKthì nồng độ các điện tử tự do

trong lớp P₂rất bé (hạt mang điện thiểu số của P₂) nhưng khi có U_GK> 0 thì

vì U_GKlà điện áp thuận đối với mặt ghép J_K; và nồng độ điện tử tự do rất

lớn ở lớp catốt N₂, cho nên một số lượng lớn điện tử chuyển dịch từ N₂

sang P₂.

Vì khoảng cách giữa 2 mặt ghép J_Kvà J_Crất bé nên hầu hết số điện tử tự

do từ N₂sang P₂đi đến J_C(chỉ có một phần rất nhỏ số điện tử này đi đến

cực G tạo ra dòng điện I_G). Khi đến J_Ccác điện tử tự do này được E_Cgia

tốc và tham gia bắn phá các nguyên tử trên mặt ghép J_Cgây ra hiện tượng

dẫn điện ào ạt.

U_GKvà I_Gcàng lớn thì số điện tử tự do di qua J_Ccàng nhiều, hàng rào

điện thế trên J_Ccàng giảm và điện áp U_acần thiết để gây ra hiện tượng dẫn

điện ào ạt ở mặt ghép J_Ccàng bé.

Thông thường ban đầu hàng rào điện thế bị phá vỡ tại một vùng nào đó

trên mặt ghép J_Cgần cực G và một số lớn điện tử tự do đổ xô qua vùng này

gây ra sự tăng nhanh dòng điện anốt I_a. Điều này được gọi là sự mở cục bộ

của thyristor. Sau đó sự mở của J_C(hiện tượng dẫn điện ào ạt) sẽ lan truyền

ra khắp mặt ghép J_Cvới tốc độ khoảng 1cm/100s. Cần chú ý rằng sau khi

thyristor đã được mở cục bộ thì hàng rào điện thế ở một vùng nào đó của

mặt ghép J_Cbị phá vỡ, lúc đó số điện tử tự do đi qua J_Cphụ thuộc chủ yếu

vào dòng điện anốt I_avì I_a>> I_G. Khi I_alớn hơn một trị số I_Lnào đó (tương

ứng với số điện tử tự do đủ để hiện tượng dẫn điện ào ạt lan rộng ra khắp

5

mặt ghép J_C) thì nếu tắt dòng điện điều khiển I_Ghoặc điện áp U_GK, thyristor

vẫn tiếp tục được mở. Trị số I_Lđược gọi là dòng điện anốt khởi động.

Thông thường I_L= 10^-3I_đm

Trong đó I_đmlà dòng điện định mức của thyristor. Thyristor chỉ khoá lại

khi I_anhỏ hơn một trị số I_Hnào đó được gọi là dòng điện duy trì hoặc U_AK

trở nên âm.

Điều này được giải thích như sau:

Khi I_agiảm xuống thì số điện tử tự do qua mặt ghép J_Cgiảm. Điều đó

làm phần dẫn điện của mặt ghép J_Cbị co lại. Phần không còn dẫn điện sẽ

phục hồi tính khoá (phục hồi hàng rào điện thế). Khi I_a< I_Htoàn bộ mặt J_C

được phục hồi tính khoá và thyristor khoá lại. Trong thực tế I_Hrất bé (vài

chục mA) do đó ta có thể xem thyristor khoá lại khi I_a= 0.

Từ lí luận trên đây ta nhận được đặc tuyến vôn-ampe của thyristor

I_a=f(U_AK) khi I_G 0 như các nhánh CB₁A₁O và CB₁A₂O của đồ thị hình

1.3. Từ hai trường hợp được xét trên đây ta có thể rút ra kết luận như sau:

thyristor có thể chuyển từ trạng thái khoá sang trạng thái mở bằng 2 cách:

- Mở bằng điện áp thuận U_AK= U_cđkhi I_G= 0

- Mở bằng dòng điện điều khiển I_Gkhi 0 < U_AK< U_cđ

Trị số I_Ghoặc U_GKcần thiết để mở thyristor phụ thuộc vào U_AK, nhiệt độ

của thyristor và loại thyristor.

Để xác định các giá trị của I_Gvà U_GKnày, người ta thường dùng biểu đồ

điều khiển được cho đối với mỗi loại thyristor.

Thông thường biên độ của điện áp cung cấp cho thyristor được chọn nhỏ

hơn U_cđ. Do đó chỉ còn cách mở theo I_G. Ngoài 2 cách mở trên đây,

thyristor cũng có thể tự mở ngoài ý muốn khi tốc độ biến thiên của điện áp

dU_AK

anốt

lớn hơn một trị số nào đó. Để giải thích điều này, ta xét lớp

dt

ghép J_Cnhư một tụ điện có điện dung C.

Trong trường hợp đó dòng điện anốt qua J_Csẽ có trị số:

dU_AK

I_a C

dt

dU_AK

Do đó khi

lớn hơn một trị số nào đó thì I_atrở nên lớn hơn dòng

dt

điện anốt khởi động I_Lvà thyristor được mở. Trong quá trình mở thyristor

ta cũng cần lưu ý rằng mặt ghép J_Cbắt đầu mở tại một vùng nào đó trên

mặt ghép sau đó mới lan truyền dần ra khắp mặt ghép J_C. Do đó nếu tốc độ

dI_a

biến thiên của dòng điện anốt

lớn quá thì I_asẽ tăng nhanh hơn tốc độ

dt

lan truyền sự mở trên mặt ghép J_C. Điều đó có thể làm mật độ dòng điện I_a

quá lớn ở một vùng nào đó trên mặt ghép J_Cvà sự quá nóng cục bộ ở vùng

đó.

Ngoài ra ta cần chú ý rằng dòng điện điều khiển I_Gchỉ gây ra mở cục bộ

mặt ghép J_C. Sau khi mở cục bộ, nếu I_a> I_Lthì ta có thể ngắt I_G. Lúc đó sự

6

mở vẫn lan truyền ra khắp J_Cvà thyristor tiếp tục ở trạng thái mở. Để

chuyển thyristor từ trạng thái mở sang trạng thái khoá ta cũng có thể dùng

một trong 2 cách sau:

- Khoá thyristor bằng điện áp ngược (U_AK<0).

- Khoá thyristor bằng cách làm cho dòng điện anốt trở nên bằng không

(I_a= 0)

1.3 Đặc tính động

I_G

Người ta phân biệt 2 loại đặc tính

I_G

động của thyristor: đặc tính khởi động

và đặc tính khoá.

a) Đặc tính khởi động

t_m

10%

90%

t

0

5s

Ở đây ta chỉ xét trường hợp thyristor

được mở bằng dòng điện điều khiển I_G.

Trong trường hợp này đặc tính khởi

động là các đường biểu diễn sự biến

thiên theo thời gian t của dòng điện I_G,

điện áp U_AK, dòng điện I_avà công suất

tiêu tán trong thyristor P_Ctrong quá

trình thyristor chuyển từ trạng thái khoá

sang trạng thái mở. Đặc tính này có

dạng như hình 1.5. Khi nghiên cứu đặc

tính này người ta quan tâm tới các

thông số sau:

- Thời gian chậm trễ t_dlà sự xuất

hiện chậm trễ của dòng điện anốt I_aso

với dòng điện điều khiển I_G(nó được

tính từ thời điểm I_G= 10% I_Gmaxđến

thời điểm I_a= 10% I_amax). Đây là thời

U_AK

t_d

10%

I_L

t_r

I_a

t

0

P_c

P_c= U_AK. I_a

t

0

5s

Hình 1.5: Đặc tính khởi động

gian cần thiết để lớp điều khiển P₂tích luỹ các điện tử tự do chuyển dịch từ

lớp catốt N₂. Khi số điện tử này đủ lớn mới bắt đầu quá trình dẫn điện ào ạt

ở lớp ghép J_Cvà sự tăng I_a.

Thời gian này khoảng 1s. Nó giảm xuống khi tăng cường độ dòng điện

I_G, ngược lại t_dtăng lên khi giảm điện áp anốt U_AK.

- Thời gian tăng dòng điện anốt t_r.

Thời gian này được tính từ thời điểm I_a= 10% I_amaxđến thời điểm I_a=

90% I_amax. Thời gian này phụ thuộc chủ yếu vào tính chất của tải anốt của

thyristor. Đối với tải thuần trở t_rdao động từ 1 đến 6s. Đối với tải có tính

L

chất điện cảm t_rsẽ lớn hơn và tăng theo hằng số thời gian của tải

.

R

- Thời gian khởi động t_on

Đó là thời gian chuyển mạch từ trạng thái khoá sang trạng thái mở của

thyristor. Ta có: t_on= t_d+ t_r

- Độ rộng cần thiết t_mcủa xung điều khiển I_G

7

Đó là thời gian tính từ thời điểm I_G= 10% I_Gmaxđến thời điểm I_a= I_L

Trong đó I_Llà dòng điện anốt khởi động của thyristor.

Cần lưu ý rằng nếu ngắt dòng điện điều khiển I_Gtrước lúc I_ađạt giá trị I_L

thì sự mở cục bộ của mặt ghép J_Ccó thể không lan truyền ra toàn mặt J_Cmà

tự khoá lại.

Về lí thuyết sau thời gian t_mnày có thể ngắt dòng điện điều khiển I_G,

nhưng trong thực tế để đảm bảo thyristor được mở một cách chắc chắn

người ta thường chọn xung điều khiển I_Gcó độ rộng: t_am> t_on

Trị số t_amphụ thuộc chủ yếu vào tính chất của tải anốt của thyristor.

- Công suất chuyển mạch P_Cvà năng lượng chuyển mạch W_C. Công suất

chuyển mạch P_Cvà năng lượng chuyển mạch W_Clà công suất và năng

lượng tiêu phí trong thyristor trong quá trình chuyển từ trạng thái khoá sang

trạng thái mở. Khi xem gần đúng U_AKvà I_abiến thiên một cách đường

1

thẳng theo thời gian t với độ dốc a 

và chọn t₁làm thời điểm gốc, thì

t_r

trong khoảng thời gian từ t₁đến t₂ta có:

U_AK= U_o(1 - at)

I_a= I_amaxat

Công suất chuyển mạch tức thời sẽ là:

p_c= U_AKI_a= U_oI_amax(at – a²t²)

Công suất này sẽ đạt trị số cực đại khi:

dp_c

 0

dt

dp_c

Khi lấy

và cho nó bằng không ta sẽ nhận được thời điểm p_cđạt cực

dt

1

đại là t 

và:

2a

U₀I_{a max}

4

p_{c max}



Năng lượng chuyển mạch:

t_r



at  a²t²

dt



^{W }^{p dt  U I}



c

0 a max

0

at_ra²t³_r

2









 U₀I_{a max}



2

3





t_r

6

1

Khi thay trong biểu thức này a  ta nhận được W_C U₀I_{a max}

t_r

Nếu thyristor có tần số đóng mở là f thì trong một giây thyristor có f lần

chuyển mạch và tiêu phí một năng lượng chuyển mạch:

1

p_c W_Cf  U₀I_{a max}f w/s

6

p_cnày chính là công suất chuyển mạch trung bình của thyristor.

8

b) Đặc tính khoá

i_a

Ở đây ta chỉ xét trường hợp

thyristor được khoá bằng điện

áp ngược U_AK. Trong trường

hợp này đặc tính khoá là các

đường biểu diễn sự biến thiên

theo thời gian t của điện áp

anốt U_AKvà dòng điện anốt I_a

trong quá trình chuyển từ trạng

thái mở sang trạng thái khoá

của thyristor. Khi chọn thời

điểm đặt vào 2 cực A và K của

thyristor một điện áp ngược

(U_AK< 0) làm gốc thời gian, ta

có dạng các đường biểu diễn

này như hình 1.6.

I_abh

t_K

I_H

0

t

t₁

B

A

U_AK

0

t

Dạng đường cong dòng điện

được giải thích như sau:

Khi ở trạng thái mở (trước

thời điểm t = 0) các lớp bán

dẫn N₁, P₁, N₂, P₂mất tính

trung hoà về điện. Bởi vì trong

Hình 1.6: Đặc tính khoá của Tiristo

lớp P có các điện tử tự do từ N chạy sang, còn trong lớp N có các lỗ từ P

đến. Các hạt dẫn điện như vậy gọi là điện tích dư. Lúc đặt trên thyristor

một điện áp âm U_AK, các điện tích dư này phân tán qua các mặt ghép J_Avà

J_Kngược chiều so với khi thyristor mở. Điều đó gây ra sự tăng dòng điện

ngược như đoạn OA trong thời gian từ O đến t₁. Sau đó số điện tích dư

giảm dần làm cho dòng điện ngược bằng 0 và các mặt ghép J_Avà J_Khoàn

toàn khoá lại và thyristor chuyển hẳn sang trạng thái khoá (điểm B của

đường I_a(t)) thời gian t_Kđược gọi là thời gian phục hồi tính khoá.

Thời gian t_Kthường lớn hơn thời gian kdg t_on. Thời gian t_Kdao động

trong khoảng từ 5 đến 30s tuỳ theo loại thyristor, chính trong thời gian t_K

này xác định tấn số cho phép cực đại f_maxcủa thyristor.

Từ đặc tính động này ta có thể rút ra kết luận: để thyristor chuyển từ

trạng thái mở sang trạng thái khoá một cách tin cậy cần duy trì điện áp âm

U_AKhoặc I_a= 0 trong một thời gian không nhỏ hơn thời gian phục hồi tính

khoá t_Kcủa thyristor.

Còn để thyristor chuyển từ trạng thái khoá sang trạng thái mở một cách

tin cậy cần U_AK> 0 và tác dụng vào cực điều khiển G của thyristor một

xung dòng điện có biên độ I_Gxác định theo biểu đồ điều khiển, có độ rộng

t_am> t _on. Ngoài ra độ dốc sườn trước của xung càng lớn càng tốn. Bởi vì độ

dốc này càng lớn thì vùng dẫn điện ào ạt ban đầu trong một ghép J_Ccàng

lớn và do đó nguy cơ quá nóng cục bộ sẽ giảm.

9